PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-195092

(43) Date of publication of application: 30.07.1996

(51)Int.CI.

G11C 16/06 H01L 27/10

(21)Application number: 07-003804

(71)Applicant: TOYOTA MOTOR CORP

(22)Date of filing:

13.01.1995


(72)Inventor: KUWABARA HIROSHI

(54) DATA READ-OUT CIRCUIT

(57)Abstract:

PURPOSE: To provide a data read-out circuit capable of deciding the binary data even by a large gate voltage without enlarging a threshold value fluctuation voltage of a memory transistor.

CONSTITUTION: A load voltage V1 changing according to a size of a through current of the memory transistor 101 is formed using a load transistor 18. The load voltage V1 is compared with a reference voltage V2, and the binary data stored in the memory transistor 101 are read out. The reference voltage V2 is decided based on the through current of a reference transistor 13. The resistance value of the load transistor 18 is made equal to the resistance value of a reference load transistor 19, and a fixed current is piled up to the through current of



the memory transistor 101 by a constant current circuit 22 to be provided a difference between with the through current of the reference transistor 13.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開發号

特開平8-195092

(43)公開日 平成8年(1998)7月30日


(51) Int.CL ⁶ G 1 1 C 18/06	織別配号 庁内整極番号	ΡΙ			:	技術表示醫所	
HO 1 L 27/10	481	G11C	17/ 00	520	С		
		安全	未請求	商求項の数 1	OL	(全 7 頁)	
(21)出顯番号	特顧平7-3804	(71)出顧人	000003207 トヨタ自動車株式会社				
(22)出廢日	平成7年(1995)1月13日			豊田水トヨタ町			
		(72) 発明者	桑原 1	E			
			爱知県5 車株式3	登日市トヨタ町 会社内	l 番地	トヨタ自動	
		(74)代理人	弁理士	吉田 研二	(外2:	名)	

(54) 【発明の名称】 データ読み出し回路

(57)【要約】

【目的】 メモリトランジスタの閾値変動電圧を大きく することなく、大きなゲート電圧でもバイナリデータの 判定が可能なデータ読み出し回路を提供する。

【構成】 負荷トランジスタ18を用いてメモリトラン ジスタ101の道過電流の大きさに従って変化する負荷 電圧V1を作り出す。この負荷電圧V1を基準電圧V2 と比較し、メモリトランジスタ101に記憶されたバイ ナリデータを読み出す。基準電圧V2は基準トランジス タ13の通過電流に基づいて決定される。負荷トランジ スタ18の抵抗値と基準負荷トランジスタ19の抵抗値 を等しくし、メモリトランジスタ101に、基準トラン ジスタ13の通過電流との間で差異を設けるべく。定電 流回路22によりメモリトランジスタ101の通過電流 に一定の電流を積み増す。



特闘平8−195092

(2)

【特許請求の範囲】

【請求項1】 バイナリデータの記憶に基づいて大小2 段階で通過電流を変化させるメモリトランジスタに電流 を供給する電源と、大通過電流時のメモリトランジスタ と等しい通過電流特性を有して前記電源から電流を供給 される基準トランジスタと、電源およびメモリトランジ スタ間に設けられて電源からの電圧を分圧し、メモリト ランジスタの通過電流の大きさに従って変化する負荷電 圧を作り出す負荷素子と、電源および基準トランジスタ 間に設けられて電源からの電圧を分圧し、基準トランジ スタの通過電流に基づいて基準電圧を作り出す基準負荷 素子と、前記負荷電圧の大きさを基準電圧と比較する差 動増幅器とを備え、差動増幅器での比較結果から 基準 トランジスタを通過する電流の大きさを基準にメモリト ランジスタの通過電流の大小を判定し、この判定に基づ いてバイナリデータを読み出すデータ読み出し回路にお ひて、

前記メモリトランジスタに定電流回路を並列に接続した ことを特徴とするデータ読み出し回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、EPROMメモリセル等を構成するメモリトランジスタからバイナリデータを 読み出すデータ読み出し回路に関する。

[0002]

【従来の技術】例えば、不揮発性のEPROMメモリセ ルは、図5に示すように、フローティングゲートを備え たMOSトランジスタ101により構成される。このM OSトランジスタ101は、フローティングゲート10 2に蓄積された電子の有無に基づいて、大小2段階でド レイン103およびソース104間の通過電流を変化さ せる。フローティングゲート102に電子が蓄積されて いないと、コントロールゲート105のゲート電圧によ り、ドレイン103およびソース104間に電流が流れ 易くなる。一方、フローティングゲート102に電子が 蓄積されていると、コントロールゲート105の正の電 界が整論された電子によって相殺されるので、ドレイン 103およびソース104間の電流は流れ難くなる。 【0003】いま、ドレイン電圧を1.2Vに固定し、 フローティングゲート102に電子が整領されていない 40 状態でコントロールゲート105にゲート電圧を印加す る。図6の曲線Aに示すよろに、MOSトランジスタ1 ①1は、ゲート電圧Vg1.5Vでドレイン103およ びソース104間に電流1dsを通過させ始めるように 設定される(以下「第1関値」という)。ゲート電圧V gの上昇にほぼ比例して通過電流! dsは上昇してい く、この状態を仮にバイナリデータ「1」と定義する。 【0004】MOSトランジスタ101に書き込み動作 を行い、フローティングゲート102に電子を蓄積させ る。いわゆる関値変動電圧ΔVthは2Vに設定され、

したがって、コントロールゲート105にゲート電圧を 印刻するとMOSトランジスタ101はゲート電圧Vg 3.5Vでドレインおよびソース間に電流1dsを通過 させ始める(以下「第2関値」という)。図6の曲線B に示すように、電流特性はバイナリデータ「1」の曲線 ムを平行移動させた曲線となる。この状態をバイナリデータ「0」と定義する。

【0005】MOSトランジスタ101では、通過電流 におけるこれらの大小2段階の変化によって以下のよう にバイナリデータ「1」または「0」が特定される。

【0006】 図7は、MOSトランジスタにより構成された不揮発性メモリセル101に記憶されたバイナリデータを読み出すデータ読み出し回路を示す。このデータ読み出し回路110は、基準トランジスタ111を通過する電流の大きさを基準にメモリセル101の通過電流の大小を判定し、この判定に基づいてバイナリデータを読み出す。

【0007】一般にEPROMでは、複数のメモリセルが格子状に配列される。メモリセル101からデータを20 読み出すには、まず、図示しないゲートの開放によってビット線112に電源Vccからの電流を供給するとともに、ワード線113を通じてゲート電圧を印加することによってメモリセル101を指定する。指定されたメモリセル101では、図6の曲線AまたはBのいずれかの特性に基づいてソースおよびドレイン間を電流1dsが過過する。

【0008】メモリセル101を通過する電流Idsの 大小はセンス線114を通じて差動増幅器115によっ て検知される。すなわち、トランスファーゲート116 およびこのトランスファーゲート116にバイアス電圧 を印削するバイアス回路117の働きによって、ビット **級112の弯圧はほぼ一定値に維持される。この結果、** センス線114には、メモリセル101の抵抗と負荷ト ランジスタ118の抵抗とによって分圧された負荷電圧 V1が現れる。この負荷電圧V1の高低はメモリセル1 ①1の通過電流 I d s の大小を反映している。差勤増幅 器115は、この負荷電圧Vlと基準電圧生成回路RV 1からの基準電圧V2とを比較する。負荷電圧V1の大 きさが基準電圧V2より大きいと、メモリセル101の 通過電流が小さくバイナリデータ「り」が記憶されてい ると判定され、負荷電圧V1の大きさが基準電圧V2よ り小さいと、メモリセル101の通過電流が大きくバイ ナリデータ「1」が記憶されていると判定される。

【①①①9】墓準電圧生成回路RV1は、基準トランジスタ111および基準負荷トランジスタ1119を用いて電源Vccからの電圧を分圧し、分圧した電圧を基準電圧V2として差勤増幅器115に供給している。

【①①1①】 基準電圧V2の値を設定する要因となる基 進トランジスタ111の抵抗値はドレインおよびソース 間を通過する電流の大きさに依存する。基準トランジス (3)

タ111のサイズはメモリセル101のMOSトランジ スタのサイズと等しくされ、その結果、基準トランジス タ111の通過電流特性は、大通過電流時、すなわち、 バイナリデータ「1」記憶時のメモリセル101の通過 電流特性(図6の曲線A)と等しくなる。

【0011】ところで、墓準電圧V2は、メモリセル1 ○1通過電流Idsの大小を識別する基準となることか ら、バイナリデータ「()」の低通過電流時の高い負荷電 圧V1とバイナリデータ「1」の大道過電流時の低い負 荷電圧V1との間に存在する必要がある。かかる基準電 圧V2を得るために、従来では、基準負荷トランジスタ 119の抵抗値を負荷トランジスタ118の抵抗値の例 えば1/2に設定することによって、図6の曲線Cに示 すように、仮想的に基準トランジスタ111の通過電流 特性の傾きを緩やか (曲線Aの傾きの1/2の傾き) に している。

[0012]

【発明が解決しようとする課題】ところが、このように して基準電圧V2を設定すると、図6に示すように、基 進トランジスタのゲート電圧Vgが6. 5 Vを越えた範 20 間では、低通過電流時のメモリセルの通過電流よりも基 進トランジスタの通過電流が小さくなってしまう。その 結果、基準電圧V2がバイナリデータ「1」および

「り」いずれの場合にも負荷電圧V1よりも大きくな り、差動増幅器ではメモリセル通過電流の大小の判定が 行えなくなる。

【0013】しかも、MOSトランジスタのフローティ ングゲートに蓄積された電子は実際の使用に際して熱等 の影響により徐々にフローティングゲートから流出して しまうことから、MOSトランジスタの第2関値は下降 30 する傾向にある。したがって、工場出荷当初は2 Vに設 定されていた関値変動電圧が小さくなり(図6の曲線B が左方向へ平行移動する)、差動増幅器での判定が不能 となる6、57の弯圧も段々と下降してしまう。

【()() 14]本発明は、上記真情に鑑みてなされたもの で、メモリトランジスタの関値変動電圧を大きくするこ となく、大きなゲート電圧でもバイナリデータの制定が 可能なデータ読み出し回路を提供することを目的とす る。

[0015]

【課題を解決するための手段】上記目的を達成するため に、本発明によれば、バイナリデータの記憶に基づいて 大小2段階で通過電流を変化させるメモリトランジスタ に電流を供給する電源と、大通過電流時のメモリトラン ジスタと等しい通過電流特性を有して前記電源から電流 を供給される墓準トランジスタと、電源およびメモリト ランジスタ間に設けられて電源からの電圧を分圧し、メ モリトランジスタの通過電流の大きさに従って変化する 負荷電圧を作り出す負荷素子と、電源および基準トラン ジスタ間に設けられて電源からの電圧を分圧し、基準ト 50 ンジスタ18の抵抗とによって分圧された負荷電圧V1

ランジスタの通過電流に基づいて基準電圧を作り出す基 進負荷素子と 前記負荷電圧の大きさを基準電圧と比較 する差動増幅器とを備え、差動増幅器での比較結果か ら、基準トランジスタを通過する電流の大きさを基準に メモリトランジスタの通過電流の大小を判定し、この判 定に基づいてバイナリデータを読み出すデータ読み出し 回路において、前記メモリトランジスタに定電流回路を 並列に接続したことを特徴とする。

[0016]

【作用】上記構成によれば、メモリトランジスタ側の負 荷素子を流れる道過電流は、定電流回路から供給される 電流によって基準トランジスタ側の負荷素子を流れる通 過電流よりも常に一定置大きくなる。との一定量の積み 増しによって、メモリトランジスタの広いゲート電圧に わたって負荷電圧および臺準電圧間の大小関係が維持さ れる。

[0017]

【実施例】以下、添付図面を参照しつつ本発明の好適な 真能例を説明する。

【①①18】図1は本発明に係るデータ読み出し回路を 利用したEPROMの構成を示す。このEPROMは、 例えば、格子状に配列された複数の不揮発性メモリセル 1() 1を値える(図には1個のみを示す)。各メモリセ ル101は、図6に示すMOSトランジスタ101によ って構成される。

【()()19】データ読み出し回路1()は、外部からの命 令に従ってバイナリデータを読み出すべきメモリセル! 01を指定する。すなわち、メモリセル101のドレイ ンには、電源Vccからの電流を供給するビット線!! が接続される。このビット線11および電源Vcc間に はゲートが設けられ(図示せず)、ゲートの関閉に基づ いてEPROMの「列」指定が順次行われる。メモリセ ル101のゲートには電源Vccからの電圧を印刷する ワード線12が接続される。このワード線12からのゲ ート電圧に基づいてEPROMの「行」指定が行われ

【0020】ビット級11から供給された電流は、ゲー ト電圧Vgの印刷に応じてメモリセル101のドレイン およびソース間を通過する。通過電流は、フローティン グゲートの電子の有無に従って大小2段階で変化し、こ の変化に基づいてバイナリデータ「1」または「0」が 特定される。データ読み出し回路10は、基準トランジ スタ13を通過する電流の大きさを基準に、指定された メモリセル101の通過電流の大小を制定し、その判定 に基づいてバイナリデータを読み出す。

【0021】メモリセル101を通過する電流の大小 は、トランスファーゲート14を介して接続されるセン ス線15を通じて差動増幅器16によって検知される。 センス線15には、メモリセル101の抵抗と負荷トラ

が現れる。この負荷電圧V1の高低はメモリセル101 の通過電流の大小を反映する。トランスファーゲート1 4には、バイアス回路17からバイアス電圧が印創され、これによって、メモリセル101のドレイン電圧はほぼ一定値に維持される。

【0022】差勤増幅器16は、負荷電圧V1の大きさを基準電圧生成回路RV2からの基準電圧V2と比較する。この差動増幅器16では、負荷電圧V1の大きさが基準電圧V2より大きいと、メモリセル101の通過電流が小さくパイナリデータ「0」が記憶されていると判 10 定され、負荷電圧V1の大きさが基準電圧V2よりも小さいと、メモリセル101の通過電流が大きくパイナリデータ「1」が記憶されていると判定される。

【10023】 基準電圧生成回路R V 2は、基準トランジスタ13と、この基準トランジスタ13と協働して電源 V c c からの電圧を分圧して基準電圧 V 2 を作り出す基準負荷トランジスタ19とを備える。

【0024】 基準トランジスタ13にはメモリセル10 1と共通の電源Vccから電流が供給される。供給され た電流は、電源Vccからのゲート電圧Vgの印創に応 20 むてドレインおよびソース間を通過する。基準トランジスタ13の電流通過特性は、大通過電流時、すなわち、バイナリデータ「1」記憶時のメモリセル101の通過 電流特性(図6の曲線A)と等しく設定される。基準トランジスタ13のサイズはメモリセル101のMOSトランジスタのサイズと等しくなる。

【10025】 基準電圧 V 2の大きさは、基準負荷トランジスタ19の抵抗値と、基準トランジスタ13の抵抗値。 すなわち、基準トランジスタ13の通過電流の大きさとによって決定される。本発明では、基準負荷トランジスタ19の抵抗値は負荷トランジスタ18の抵抗値と等しく設定される。

【0026】トランスファーゲート20は、バイアス回路21から印加されるバイアス電圧に基づいて、基準トランジスタ13のドレイン電圧をほぼ一定値に固定する。

【0027】本発明の特徴とするところは、メモリセル101に、メモリセル101の通過電流に一定の電流、例えば、20μAの電流を積み増す定電流回路22が並列に接続されることにある。この電流の積み増しば、低40通過電流時、すなわち、バイナリデータ「0」記憶時のメモリセル101の通過電流の大きさが基準トランジスタ13の通過電流の大きさを越えない程度に設定される。この電流の債み増しによって大通過電流時のメモリセル101のMOSトランジスタの通過電流と基準トランジスタ13の通過電流とは、互いに通過電流特性が等しいにも拘わらず、通過電流が区別づけられる。

【0028】例えば、トランスファーゲート14.20 ンはゲートに接続される。第1MOSFET30のオンを用いて、メモリセル101および基準トランジスタ1 抵抗は比較的高く設定され、かつ、ドレインとゲートが3のドレイン電圧をほぼ1.2Vに固定すると、電流の 50 接続されて飽和領域で動作するため、第1MOSFET

満み増しによって、図6に示すように、バイナリデータ「1」または「0」について20μA底上げされた通過 ©流特性(曲線A1およびB1)が得られる。

【①①29】いま、これらの特性の下でデータ読み出し回路10がメモリセル101からバイナリデータ「1」を読み出す場合を考える。EPROMにおいてメモリセル101が選択されると、メモリセル101をはび基準トランジスタ13のゲートに5Vの電源Vcc電圧が印加される。電源Vccからの電流は、図6に示すように、曲線A1またはB1の通過電流特性に従ってメモリセル101を通過し、曲線Aの通過電流特性に従ってメモリセル101を通過し、曲線Aの通過電流特性に従って基準トランジスタ13を通過する。その結果、図2に示すように、ゲート電圧Vg5Vにおいて負荷電圧V1は基準電圧V2よりも小さくなる。この大小関係は差勤増幅器16で検知され、バイナリデータ「1」としてハイレベル信号が出力される。

【① 0 3 0 】メモリセル1 0 1 かちバイナリデータ 「① 」を読み出す場合には、図2に示すように、ゲート 電圧Vg5 Vにおいて負荷電圧V1 は基準電圧V2より も大きくなる。差動増幅器16はこの大小関係を検知

し、バイナリデータ「①」としてローレベル信号が出力 される。

【0031】図6から明らかなように、大小2段階のい ずれの場合でもメモリセル101の通過電流特性は基準 トランジスタ13の電流通過特性と等しい傾きを有す る。この電流特性によれば、図2に示すように、ゲート 電圧Vgの広い範囲にわたって、特に、大きなゲート電 圧Vg鎖域で、基準電圧V2および2段階の負荷電圧V 1の大小関係が維持される。このゲート電圧Vg 範囲の 拡大によって、メモリセル 1 () 1 の閾値変動電圧△V t hを大きくすることなくEPROM設計上の自由度を増 加させることができる。また、バイナリデータ「0」記 **健時の負荷電圧VIの傾きと基準電圧V2の傾きとがほ** ぼ等しいことから、熱等の影響によってメモリセル10 1のMOSトランジスタのフローティングゲートから電 子が流出しても、負荷電圧V1と基準電圧V2との大小 関係が逆転するまでに大きな余裕を持たせることができ る。したがって、メモリセル101の閾値変動電圧△V † hを大きくせずとも耐久性のあるEPROMを提供す ることが可能である。

【①①32】定電流回路22としては既知の回路を適用することができる。例えば、図3は、カレントミラーを利用した定電流回路を示す。この定電流回路22は、電源Vccからの電流をゲート電圧に応じて通過させる第1MOSFET30と、この第1MOSFET30のドレインはゲートに接続される。第1MOSFET30のオン抵抗は比較的高く設定され、かつ、ドレインとゲートが接続されて飽和領域で動作するため、第1MOSFET

が現れる。この負荷電圧V1の高低はメモリセル101 の道過電流の大小を反映する。トランスファーゲート1 4には、バイアス回路17からバイアス電圧が印加さ れ、とれによって、メモリセル101のドレイン電圧は ほぼ一定値に維持される。

【0022】差動増幅器16は、負荷電圧V1の大きさ を基準電圧生成回路RV2からの基準電圧V2と比較す る。この差動増幅器 1 6 では、負荷電圧V 1 の大きさが 基準電圧V2より大きいと、メモリセル101の道過電 流が小さくバイナリデータ「0」が記憶されていると判 定され、負荷電圧V1の大きさが基準電圧V2よりも小 さいと、メモリセル101の通過電流が大きくバイナリ データ「1」が記憶されていると判定される。

【0023】墓準電圧生成回路RV2は、基準トランジ スタ13と、この基準トランジスタ13と協働して電源 V c cからの電圧を分圧して基準電圧V2を作り出す基 準負荷トランジスタ19とを備える。

【0024】臺導トランジスタ13にはメモリセル10 1と共通の電源Vccから電流が供給される。供給され た電流は、電源Vccからのゲート電圧Vgの印刷に応 26 じてドレインおよびソース間を運過する。基準トランジ スタ13の電流通過特性は、大通過電流時、すなわち、 バイナリデータ「1」記憶時のメモリセル101の通過 電流特性(図6の曲線A)と等しく設定される。基準ト ランジスタ13のサイズはメモリセル101のMOSト ランジスタのサイズと等しくなる。

【10025】臺準電圧V2の大きさは、基準負荷トラン ジスタ19の抵抗値と、臺導トランジスタ13の抵抗 値、すなわち、基準トランジスタ13の通過電流の大き さとによって決定される。本発明では、基準負荷トラン ジスタ19の抵抗値は負荷トランジスタ18の抵抗値と 等しく設定される。

【0026】トランスファーゲート20は、バイアス国 路21から印刷されるバイアス電圧に基づいて、基準ト ランジスタ13のドレイン電圧をほぼ一定値に固定す

【10027】本発明の特徴とするところは、メモリセル 101に、メモリセル101の通過電流に一定の電流、 例えば、20μAの電流を積み増す定電流回路22が並 列に接続されることにある。この電流の積み増しは、低 49 通過電流時、すなわち、バイナリデータ「①」記憶時の メモリセル101の通過電流の大きさが基準トランジス タ13の通過電流の大きさを越えない程度に設定され る。この電流の積み増しによって大道過電流時のメモリ セル101のMOSトランジスタの追過電流と臺導トラ ンジスタ13の通過電流とは、互いに通過電流特性が等 しいにも抑わらず、通過電流が区別づけられる。

【0028】例えば、トランスファーゲート14.20 を用いて、メモリセル101および基準トランジスタ1 締み増しによって、図6に示すように、バイナリデータ 「1」または「0」について20μA底上げされた通過 電流特性(曲線AlおよびBl)が得られる。

【0029】いま、これらの特性の下でデータ読み出し 回路10がメモリセル101からバイナリデータ「1」 を読み出す場合を考える。EPROMにおいてメモリセ ル101が選択されると、メモリセル1018よび基準 トランジスタ13のゲートに5Vの電源Vcc電圧が印 加される。電源Vccからの電流は、図6に示すよう に、曲線AlまたはBlの通過電流特性に従ってメモリ セル101を通過し、曲線Aの通過電流特性に従って基 進トランジスタ13を通過する。その結果、図2に示す よろに、ゲート電圧VょちVにおいて負荷電圧V1は基 進電圧V2よりも小さくなる。この大小関係は差勤増幅 器16で検知され、バイナリデータ「1」としてハイレ ベル信号が出力される。

【0030】メモリセル101からバイナリデータ 「()」を読み出す場合には、図2に示すように、ゲート 電圧Vg5Vにおいて負荷電圧V1は基準電圧V2より も大きくなる。差動増幅器16はこの大小関係を検知 し、バイナリデータ「0」をしてローレベル信号が出力 される。

【0031】図6から明らかなように、大小2段階のい ずれの場合でもメモリセル101の通過電流特性は基準 トランジスタ13の電流通過特性と等しい傾きを育す る。この電流特性によれば、図2に示すように、ゲート 電圧Vgの広い範囲にわたって、特に、大きなゲート電 圧Vg領域で、基準電圧V2および2段階の負荷電圧V 1の大小関係が維持される。このゲート管圧Vg 範囲の 拡大によって、メモリセル101の閾値変動電圧△Vt hを大きくすることなくEPROM設計上の自由度を増 加させることができる。また、バイナリデータ「り」記 **健時の負荷電圧V!の傾きと基準電圧V2の傾きとがほ** ぼ等しいことから、熱等の影響によってメモリセル10 1のMOSトランジスタのフローティングゲートから電 子が流出しても、負荷電圧V1と基準電圧V2との大小 関係が逆転するまでに大きな余裕を持たせることができ る。したがって、メモリセル101の閾値変動電圧ΔV thを大きくせずとも耐久性のあるEPROMを提供す ることが可能である。

【0032】定電流回路22としては既知の回路を適用 することができる。例えば、図3は、カレントミラーを 利用した定電流回路を示す。この定電流回路22は、電 源Vccからの電流をゲート電圧に応じて通過させる第 1MOSFET30と、この第1MOSFET30を通 過した電流をゲート電圧に応じて通過させる第2MOS FET31とを備える。第1MOSFET30のドレイ ンはゲートに接続される。第1MOSFET30のオン 抵抗は比較的高く設定され、かつ、ドレインとゲートが 3のドレイン電圧をほぼ1.2Vに固定すると、電流の 59 接続されて飽和領域で動作するため、第1MOSFET

(5)

30には一定の電流が流れる。第2MOSFET31には一定のゲート電圧の下で一定の電流が通過し、カレントミラー回路の働きによって、第3MOSFET33にも一定の電流が通過する。

【0033】図4はデブレション型MOSFETを用いた定電流回路を示す。この定電流回路22は、MOSFET35のソースおよびゲート間を接続している。このMOSFET35によれば、ゲート電圧が常に0Vに保持され、その結果、ドレイン電圧が所定値を越えると、ドレイン電圧が変化してもドレインおよびソース間電流 10がほぼ一定に保たれる。

【0034】なお、基準電圧発生回路RV2は、1メモリセルすなわち1メモリトランジスタごとに設けても、8ビット単位や1デバイスごとに設けてもよい。また、本発明は、EPROMメモリセルのデータ読み出し回路に限定されるものではなく、他の不揮発性メモリのデータ読み出し回路にも適用することができる。

[0035]

【発明の効果】以上のように本発明によれば、メモリトランジスタの通過電流を一定の電流量積み増すことによ 20って、メモリトランジスタのゲート電圧の広い範囲にわたって負荷電圧および基準電圧の大小関係を維持するこ本

*とができる。その結果、メモリ設計上の自由度が拡大される。

【図面の簡単な説明】

【図1】 本発明に係るデータ読み出し回路を用いたE PROMの回路構成図である。

【図2】 メモリトランジスタのゲート電圧と負荷電圧 または基準電圧との関係を示すグラフである。

【図3】 定電流回路の第1実施例を示す回路構成図である。

【図4】 定電流回路の第2実施例を示す回路構成図である。

【図5】 メモリセルの概略を示す構成図である。


【図6】 MOSトランジスタのゲート電圧と道過電流 との関係を示すグラフである。

【図?】 従来のデータ読み出し回路の回路構成図である。

【符号の説明】

10 データ読み出し回路 13 基準トランジスタ、 16 差動増幅器、18 負荷素子としての負荷トランジスタ、19 基準負荷トランジスタ、22定電流回路、101 メモリトランジスタとしてのMOSトランジスタ、Vcc電源。

[図1]



(6) 特別平8-195092

